Formation VHDL, conception pour cible FPGA

Cette formation a pour vocation de vous faire acquérir des compétences générales dans la pratique du VHDL pour la conception de FPGA.

  • Appréhender le langage VHDL et ses multiples possibilités
  • Connaître la syntaxe et les constructions essentielles utilisées pour le design FPGA
  • Produire du code VHDL de qualité conforme aux contraintes liées à la synthèse de FPGA
  • Simuler fonctionnellement un design en lui appliquant des stimuli via l'écriture d'un test bench simple

Sont autant d’objectifs que nous vous permettons d’atteindre à travers cette formation de 4 jours.

Formation VHDL, conception pour cible FPGA

Cette formation vous permettra d’acquérir des compétences pour :

  • Appréhender le langage VHDL et ses multiples possibilités
  • Connaître la syntaxe et les constructions essentielles utilisées pour le design FPGA
  • Produire du code VHDL de qualité conforme aux contraintes liées à la synthèse de FPGA
  • Simuler fonctionnellement un design en lui appliquant des stimuli via l'écriture d'un test bench simple

​​​​​​​​​​​​​Evaluation de la formation et de votre progression vers vos objectifs

Avant le début de la formation, un questionnaire vous permettra d’exprimer vos objectifs personnels et d’évaluer votre degré de maîtrise des principales thématiques abordées dans la formation.

Pendant la formation, le formateur observera vos pratiques afin de pouvoir vous donner des conseils personnalisés quant aux points forts sur lesquels vous pourrez vous appuyer et aux points de vigilance sur lesquels il doit axer ses efforts.

À la fin de la formation, vous aurez à remplir un questionnaire (QCM et/ou des ateliers et des exercices pratiques) pour évaluer vos nouvelles compétences et votre progression vers vos objectifs. Un questionnaire supplémentaire vous permettra d'indiquer votre niveau de satisfaction à l'égard de la formation.

Un questionnaire d’auto-évaluation à froid vous sera proposé 6 à 9 mois après la fin de formation. Celui-ci vous permettra de prendre du recul sur 

les bénéfices acquis, les efforts restant à déployer et votre degré de satisfaction vis à vis de la formation. 

Cette formation s'adresse aux ingénieurs et techniciens souhaitant acquérir des compétences générales dans la pratique du VHDL pour la conception de FPGA.

4 JOURS

Qu'est-ce que le VHDL ?

  • Signification de l'acronyme et caractéristiques du VHDL.
  • Historique du langage et domaines d'applications.
  • Domaines d'applications et description d'un système.
  • Avantages/inconvénients du langage.
  • Les autres langages HDL.
  • Comparaison VHDL/Verilog.


VHDL dans le flot de conception

  • Etapes de conception d'un circuit.
  • Un langage commun : le VHDL.
  • Simulation fonctionnelle.
  • Du langage au circuit : la synthèse.
  • Portabilité multifondeur.
  • Du circuit au langage : la rétroannotation.


Hiérarchie et fonctionnalité

  • Deux visions complémentaires.
  • Exemple de construction hiérarchique d'un additionneur.


Les bases du langage

  • Structure d'un fichier VHDL.
  • Instructions concurrentes.
  • Instructions séquentielles.
  • Mémento : exemple de codage combinatoire et séquentiel.
  • Sous-programmes : fonctions et procédures.
  • Erreurs fréquentes et structure d'un test bench.


Travaux pratiques
Utilisation de l'élément additionneur 4 bits (décodeur 7 segments, compteur BCD 1 digit, rotation de l'affichage, gestion des 4 afficheurs).
Comment décrire le circuit ?

  • Unité de conception : entité, architecture.
  • Les 3 niveaux de descriptions (comportemental, flot de données, structurel).
  • Les opérateurs combinatoires et séquentiels.
  • Les conversions de type.
  • Décrire des machines d‘états synchrones.
  • Décrire des architectures et structurer le circuit.


Travaux pratiques
Codage et simulation : additionneur 4 bits, décodeur 7 segments, compteur BCD 1 digit, rotation de l'affichage, gestion des 4 afficheurs.
Comment tester son fonctionnement ?

  • Structure du banc de test.
  • Tests unitaires et test global.


Travaux pratiques
Codage et simulation d'une application.
Test sur carte dévaluation

  • Présentation de la carte d'évaluation.
  • Placement routage et test sur carte d'évaluation.


Travaux pratiques
Réalisation d'un test sur carte d'évaluation.
Complément du langage

  • Types de classe (types scalaires et structurés, types composites).
  • Les attributs.

 

Méthodes et moyens

Cette formation repose sur une combinaison de constructions participatives, de mises en perspectives par des apports théoriques et méthodologiques, et de mises en situation (simulation et jeux de rôle) permettant de mettre en évidence les difficultés et de découvrir progressivement les méthodes et techniques appropriées. 

Formation non certifiante

Bonne connaissance en Python et C++.

  • Rugosité  
  • Consciencieux
REF:
Num_IOT_04
Durée:
4 jours
Modalité Pédagogique:
Nombre de participants:
Prix:
0,00 €
Prochaine date de formation : Le délai moyen de mise en œuvre est de 3 semaines à la suite de votre demande.
Modifié le 19-10-2023
REF:
Num_IOT_04
Durée:
4 jours
Modalité Pédagogique:
Nombre de participants:
Prix:
0,00 €
Prochaine date de formation : Le délai moyen de mise en œuvre est de 3 semaines à la suite de votre demande.
Modifié le 19-10-2023